Sistemas de Computadoras: Una Perspectiva del Programador (Edición Global): El Conjunto de Instrucciones Y86-64

El Conjunto de Instrucciones (ISA) actúa como el contrato fundamental entre el software y el hardware. Define el estado visible para el programador y las operaciones específicas que ejecuta el procesador. El ISA Y86-64 es un subconjunto educativo de x86-64, simplificando los diseños complejos CISC en un modelo más manejable, manteniendo la vinculación de procedimientos intensivos en registros.

1. Estado Visible para el Programador

El estado incluye el Archivo de Registros (RF) con 15 registros, Códigos de Condición (CC) para el control de flujo, el Contador de Programa (PC), y un Código de Estado (Stat) que indica operación normal (AOK), detención (HLT) o errores (ADR/INS).

2. Características de CISC frente a RISC

Mientras que x86-64 es clásico CISC, Y86-64 tiende hacia RISC con codificaciones de longitud fija y una arquitectura estricta de carga/guarda, donde la memoria solo se accede mediante instrucciones específicas de movimiento como rmmovq rA, D(rB).

TERMINALbash — 80x24

> Ready. Click "Run" to execute.

QUESTION 1

Modify the sum function (Figure 4.6) to implement absSum using a conditional jump. Which approach is most architecturally sound for Y86-64?

Using jge to skip a subq instruction that negates the value.

Using a call to a separate absolute value function.

Using a memory-to-memory comparison.

Changing the status code to INS if the value is negative.

QUESTION 2

When implementing absSum with conditional move (cmovXX), how do we handle the sign inversion?

Subtract the value from zero in a temporary register, then cmovl the negative result back.

Use the iaddq instruction to flip the bits.

Y86-64 performs sign inversion automatically during mrmovq.

Conditional moves cannot be used for arithmetic logic.

QUESTION 3

What is the byte encoding for the sequence: irmovq $15, %rbx; rrmovq %rbx, %rcx? (Starting at 0x100)

0x100: 30 f3 0f 00 00 00 00 00 00 00; 0x10a: 20 31

0x100: 30 3f 0f 00; 0x104: 20 13

0x100: 60 31; 0x102: 30 f3

0x100: 70 00; 0x102: 20 31

QUESTION 4

Determine the HCL code for the control signal mem_write in a SEQ processor.

bool mem_write = icode in { IRMMOVQ, IPUSHQ, ICALL };

bool mem_write = icode in { IMRMOVQ, IPOPQ, IRET };

bool mem_write = (valE == valM);

bool mem_write = stat == AOK;

QUESTION 5

In the PIPE implementation, when should the signal E_bubble be set?

On mispredicted branches or load-use hazards.

Every time the PC is updated.

Only when the processor hits a HALT instruction.

When the Register File is being read.